PCB設(shè)計規(guī)范之如何抑制電磁干擾

電磁干擾經(jīng)常會造成PCBA板的功能不能實現(xiàn)，很多輸出信號都會因為電磁干擾而產(chǎn)生比較大的誤差。所以在設(shè)計PCB電路時，一定要考慮該種設(shè)計方法和該電路布局會不會讓輸出信號產(chǎn)生電磁干擾。

很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。

對復雜的設(shè)計采用一個信號層配一個地線層是十分有效的方法。此外，使電路板的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計制做PCB來實現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低 PCB的體積。

PCB 面積的縮小對走線的拓撲結(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。
好的PCB設(shè)計師必須要有能夠控制電路電磁干擾的能力。